(Source:TSMC)
TSMCは4月3日、Open Innovation Platform (OIP) を含めた5nmプロセスの設計設備の完全版を導入したことを明らかにした。これにより次世代MobileやHigh-performance Computing、あるいは5G通信設備向け等の次世代SoCに5nmを利用できるようになる。
5nmの設計設備の導入が完了し、現在5nmはRisk productionの段階に入っている模様。そして5nmを使用した製品は2020年に登場すると見込まれている。
TSMCにとって5nmはEUVを使用する2世代目のプロセスとなる。EUV第1世代の7nm+と比較すると、EUVの適用範囲が広げられる。5nmは7nm比で15％の性能向上ないしは20％の消費電力低減を実現できるとしている。また7nm DUVプロセス比で1.8倍のトランジスタ密度を達成する。5nmはMobile向けのみならずHigh Performance Computing向けも視野に入れたプロセスとなる模様で、PC向けのチップにも大きく関わるプロセスとなりそうである。具体的にはNVIDIA, AMDのGPU、AMDのCPU（“Zen 4”あたり？？）がTSMC 5nmに関係してくるだろうか。
