CPU

AMD Rome世代のEPYCで、2-way構成時のPCIeレーン数が増える?!

(Source:ServerTheHome)

AMDが、「Rome」は1つのProcessorで128本のPCI-Express 4.0レーンを有することが明らかにされています。しかし、2-way時にどうなるかははまだ明らかにされていません。

SeverTheHomeでは「Rome」2-way構成時においてPCI-Expressレーンの総数が増える可能性を指摘しています。まずSeverTheHomeのPatrick Kenedy氏は2-way「Rome」では160レーンのPCI-Express 4.0が出ると予想し、そして、さらに1-socketあたりもう1レーン増やされ、1-wayで129レーン、2-wayで162レーンになると予想しています。ただし、この増えた1レーンはBaseboard Management Controller (BMC) やあるいはサーバー向けマザーボードのVital componentの接続に使われるものだろうとされている。

SevereTheHomeに2-way構成における「Rome」のPCI-Expressレーンの構成が描かれている。現行の「Naples」同様、「Rome」の1 processorあたりのPCI-Expressレーン数は128であるが、Socket間の接続の構成が「Naples」と「Rome」で異なっている。「Naples」は4つのダイが32レーンの高速I/Oを有し、2-way構成時はうち16レーンをSocket間接続として使う。4つのダイそれぞれが16レーン分をSocket間接続として使うため、「Naples」でSocket間に使われる高速I/Oは64レーンである。そしてSocket間接続に使われなかった残りの64レーン×2=128レーンの高速I/OがPCI-Express 3.0レーンとなる。

「Rome」ではI/Oダイに高速I/Oがまとめられる。そしてSeverTheHomeの予想図では48レーン分をSocket間接続として使用している。Socket間接続に使用している高速I/Oのレーン数が「Naples」より減少しているが、1レーンあたりの速度が上がるため、帯域は「Naples」と同等以上を確保すると見込まれる。そして残る80レーン×2=160レーンが「Rome」の2-way構成時におけるPCI-Express 4.0の本数となる。Socket間接続の方法も「Naples」では4つのダイそれぞれが接続していたのに対し、「Rome」はI/Oダイ同士が接続するシンプルなものになっている。

この160レーンに加え、Baseboard Management Controller (BMC) からのPCI-Expressレーンも加えて160レーン以上となるという見方もあるが、BMCの詳細はその有無も含めて不明です。

関連記事

  1. Intel 次世代CPUコアアーキテクチャは、Ocean Cove?!…

  2. Intelの10コアCore i9-10900KがAMDの12コアRy…

  3. Intel 10Core Core i9-10900F デスクトップC…

  4. 第3世代AMD Ryzen Threadripper用ASUS TRX…

  5. Intel Core i9-10900K 10コアCPUはオーバークロ…

  6. AMD Ryzen 7 5700G Cezanne Zen 3デスクト…

  7. Intel Comet Lake-S、LGA1200spcletの40…

  8. パソコン工房 第 8 世代 Core i7 と Radeon RX V…

  9. Intel Meteor Lake が AV1 エンコーディングとデコ…

  10. AMD Ryzen 7 5700G Cezanne Zen 3デスクト…

  11. Intel 第13世代 Raptor Lake CPUの最終ラインナッ…

  12. パソコン工房 第2 世代 Ryzen™ 5 プロセッサー…

PAGE TOP