(Source:wccftech)
Intelは最近、これまでに見た中で最大のチップの1つを発表しました。詳細については、すぐにいくつかのソースに問い合わせました。技術的な開示のために何を期待するかについての考えはありましたが、それでも私たちは学んだことに驚かされました。あなたは（パッケージ製品の）最初のIntel7nmダイショットとは何かを見ています、そして私たちの情報源のおかげで、あなたが見ているものの完全な正しい注釈判明します。
IntelのXe HPC 2タイル（PVC）GPUは、Foverosによって統合されたIntel 7nm、Intel 10nm ESF、およびTSMC7nmプロセステクノロジーのブレンドを使用
この記事で言及されているものはすべて、少なくとも2つのソースによって確認および相互参照されており、Xe HPCダイショットの正しい注釈を表しています。IntelのチーフアーキテクトであるRajaKoduriが披露したIntel Xe HPC 2タイルパッケージ（初期段階ではほとんどPonte Vecchio GPU）は、使用されているテクノロジーの点で絶対的な驚異です。ダイショットは、Intelの最先端のプロセスおよびパッケージングテクノロジーのいくつかを備えた技術的なショーケースに他なりません。それは誇張ではありません。Intelの社内7nmプロセスの初めての7nmダイショット（パッケージ製品）だけでなく、Foveros3Dパッケージングで使用されているEMIBも示しています。また、TSMCのパーツや、Rambo Cacheなどの新機能を使用して、約束されたミックスアンドマッチの哲学を見つけることもできます。
上から始めましょう。Xe Link / IOタイルは、パッケージの右上隅と右下隅に表示され、TSMCの7nmプロセスで製造されています。興味深いことに、ダイショットには、メインタイルの両側に表示される2つの異なるサイズのHBM2タイルも含まれています。それはHBM2であり、単なるHBMではありません。両方のタイルの主な魅力はコンピューティングダイ（合計16）であり、Intel独自の7nmプロセスで製造されました。多くの人が、コンピューティングダイを囲む垂直ダイはXEMFスケーラブルメモリファブリックまたはRambo Cacheのいずれかであると想定していましたが、実際にはそうではありません。右、左、上、下の位置にある垂直ダイは、実際にはロジックを搭載していないパッシブダイ補強材です。Rambo Cacheは実際には中央にあり、Intelの10nm Enhanced SuperFinプロセスで製造されています。10nmのベースダイは実際には写真で見ることができるタイルの下にあり、パッシブダイとHBM2の下にあるEMIBについても同じことが言えます。このパッケージはIntelの3DFoverosパッケージを利用しているため、見えないことがたくさんあり、レイヤーを含む詳細な3Dダイアグラムが得られるまで、この特定のパッケージがどれほど複雑であるかを視覚化するのは少し難しいでしょう。Rajaは、ここで7つの高度なテクノロジーが使用されていることを示唆しました。私たちの計算によると、これらは次のようになります。
- Intel 7nm
- TSMC 7nm
- Foveros3Dパッケージ
- EMIB
- 強化されたスーパーフィン
- ランボキャッシュ
- HBM2
ただし、表示されているパッケージは、Intelの次期Ponte Vecchioチップの最初のイテレーションにすぎないことに注意してください。2021年後半または2022年初頭に期限が到来することを考えると、最初の電源投入はIntel愛好家にとって非常に良いニュースであり、ロードマップの範囲内で会社が順調に進んでいることを示しています。Ponte Vecchioはオーロラスーパーコンピューターで利用され、Intelが期限を守ることができるかどうかについて多くの懸念があります。
