(Source:wccftech)
次世代のXe HPC Ponte Vecchio GPUとSapphire Rapids Xeon CPUを収容するIntel搭載のAuroraスーパーコンピューターがさらに詳しく説明されています。来年発売のオーロラスーパーコンピューターは、アルゴンヌ国立研究所に配備され、地球上で最初のエクサスケールマシンの1つになります。
2021年のIntelのExascale Auroraスーパーコンピューターは、Xe HPC「Ponte Vecchio」GPUとSapphire Rapids Xeon CPUを搭載
2021年のIntelの高性能コンピューティングラインナップを特徴とするAuroraスーパーコンピューターは、高速であり、技術的な観点からも印象的です。ECP年次総会中に、スーパーコンピューターの詳細が明らかになり、特定のラック構成とハードウェア仕様が確認できました。Auroraスーパーコンピューターは2021年にアルゴンヌでの展開が計画されており、1エクサフロップス以上の持続的なパフォーマンスでピークを迎えます。このマシンは、IntelのXe HPC（7nm） Ponte Vecchio GPUとSapphire Rapids（10nm ++）Xeonプロセッサを搭載しています。各ノードは、6つのXe HPC GPUと2つのSapphire Rapids Xeon CPUで構成されます。6 Ponte Vecchio（PVC）GPUは、低レイテンシと高帯域幅の性質を持つオールツーオール接続を特徴としています。統合メモリアーキテクチャは、CPUとGPU全体で利用できます。
メモリ、ストレージ、帯域幅の観点から、10ペタバイトを超えるシステムメモリとCray Slingshotファブリックインターコネクト（Shastaプラットフォーム）を検討しています。Auroraスーパーコンピューターのノードごとに合計8つのパチンコファブリックエンドポイントがあります。システムは2つの多様なファイルシステムを備え、1つはDAOS（分散非同期オブジェクトストア）、もう1つはLustreです。容量や帯域幅などのファイルシステムの詳細です。
DAOS
- 約230 PBのストレージ容量
- 25 TB / sを超える帯域幅
Lustre
- 150 PBの完全なストレージ容量
- 約1 TB / sの帯域幅
1つのAuroraラックは、さまざまなCPUをサポートし、密度、冷却、高ネットワーク帯域幅用にスケール最適化されたキャビネットを備えたShastaシステムの一部として、Crayによって設計されます。Crayはまた、モジュール化を改善するための独自のSWスタックを提供すると同時に、統合された高性能の相互接続を提供します。Slingshot自体は、輻輳管理、3ホップのトンボ、トラフィッククラスなどの機能を備えた第8世代の相互接続ファブリックです。スイッチごとに最大25.6 Tb / sの帯域幅（方向ごとに25 GB / s）を提供するRosetta高帯域幅スイッチを使用します。
Intel Xe HPC「Ponte Vecchio」GPU
主要な2つの製品については、最近詳しく説明しました。Intel Xenon HPC「Ponte Vecchio」のGPUはそれがFoveros 3Dパッケージング技術に基づいたMCMパッケージの設計を特色にする2021年に到着したリード7nmで製品となります。各MCM GPUは、EMIBを介して高密度HBM DRAMパッケージに接続され、さらに、Foverosを介して接続されるそれらに近い高速Ramboキャッシュを備えています。最後に、Slingshotはノード間の相互接続を提供しますが、IntelのXe Linkは6つのXe HPC GPUを相互接続します。
Intelは以前、そのXe HPC GPUが数千のEUを特徴とすることを詳述しました。これまでのところ、EUが96のXe LPだけを見て、合計で768コアを構成しています。現在、Intelはサブスライスごとに8つのEUを備えています。Gen 12 GPU内のサブスライスは、GPC内のNVIDIA SMユニットまたはShader Engine内のAMD CUに似ています。Intelは現在、Gen 9.5およびGen 11 GPUのサブスライスごとに8つのEUを備えているため、同じ階層が維持されている場合、多数のサブスライスで構成されるかなりの量のスーパースライスを見ることができます。各Gen 11およびGen 9.5 EUには、8つのALUも含まれています。これは、Gen 12の外観からも同じです。
端数を切り上げると、1000 EUチップは8000コアを構成しますが、1000は単なる基本値であり、実際のコア数はそれよりもはるかに大きいことが確認されています。2048 EUまたは16,384コアを備えた4タイルXe HP GPUはすでに詳細に記述されているため、HPCパーツはそれよりもはるかに大きくなる可能性があります。以下は、IntelのさまざまなMCMベースのXe HP GPUの実際のEU数と、推定コア数およびTFLOPです。
- Intel Xe HP (12.5) 1-Tile GPU: 512 EU [Est: 4096 Cores, 12.2 TFLOPs assuming 1.5GHz, 150W]
- Intel Xe HP (12.5) 2-Tile GPU: 1024 EUs [Est: 8192 Cores, 20.48 assuming 1.25 GHz, TFLOPs, 300W]
- Intel Xe HP (12.5) 4-Tile GPU: 2048 EUs [Est: 16,384 Cores, 36 TFLOPs assuming 1.1 GHz, 400W/500W]
Intel Xe class GPUs would feature variable vector width as mentioned below
- SIMT (GPU Style)
- SIMD (CPU Style)
- SIMT + SIMD (Max Performance)
Rajaは、Xe HPCクラスのGPUについて具体的に話しました。IntelのXe HPC GPUは数千のEUに拡張でき、各実行ユニットはアップグレードされて倍精度の浮動小数点演算能力が40倍向上しました。
EUは、XEMF（XEメモリファブリックの短縮形）と呼ばれる新しいスケーラブルなメモリファブリックといくつかの高帯域幅メモリチャネルに接続されます。Xe HPCアーキテクチャには、複数のGPUを接続するRamboキャッシュと呼ばれる非常に大きな統合キャッシュも含まれます。このRamboキャッシュは、巨大なメモリ帯域幅を提供することにより、倍精度のワークロード全体で持続可能なFP64コンピューティングパフォーマンスを提供します。プロセスの最適化に関して言えば、Intelが10 nm以上の7 nmプロセスノードに対して発表したいくつかの重要な改善点は次のとおりです。
- 2x density scaling vs 10nm
- Planned intra-node optimizations
- 4x reduction in design rules
- EUV
- Next-Gen Foveros & EMIB Packaging
Xe HPC GPUはForverosテクノロジーを使用して、同じインターポーザー上の他のいくつかのXe HPC GPU間で共有されるRamboキャッシュと相互接続します。Xeonの兄弟と同様に、IntelのXe HPC GPUには、ECCメモリ/キャッシュ修正機能とXeon-Class RASが搭載されています。
Intel Sapphire Rapids Xeon CPU
10nmの++ベースのサファイアラピッズは、更新を利用することが期待されて2020年にサニーコーブを置き換えるウィローコーブ・コア・アーキテクチャを。サファイアラピッズのラインナップは、8チャネルDDR5メモリを利用し、イーグルストリームプラットフォームでPCIe Gen 5.0をサポートします。イーグルストリームプラットフォームは、LGA 4677ソケットも導入します。これは、クーパーレイクSPおよびアイスレイクSPプロセッサを搭載するIntelの次期ホイットリープラットフォームのLGA 4189ソケットに置き換わるものです。
これにより、Milanが今後のEPYC RomeプラットフォームからDDR4とPCIe Gen 4を再利用することになった場合、現時点では判らないが、IntelはAMDのEPYC製品に匹敵するか、さらにはそれを上回ることができます。IntelのSapphire Rapidsファミリーは、Intelが7nmプロセスノードをベースとする最初のデータセンターXe GPUを発表した同じ年に発売されます。
プラットフォームは、AMDのZen 4ベースのEPYC Genoaラインナップと競合し、SP5と呼ばれる新しいプラットフォームに移行します。AMDは、DDR5、PCIe 5.0などのサポートを含むGenoaラインナップの新機能とともに、新しいメモリを約束しました。新しいラインナップに他にどんな機能が含まれるかはわかりませんが、Intelは8チャネルDDR5サポートとEagle Streamプラットフォームの新しい相互接続で同じことをしています。
