Intel の次世代 Arrow Lake-S デスクトップ CPU は、Arrow Lake-H モバイルCPUよりも命令セットのサポートの点で優れている可能性があります。
Intel Arrow Lake が ISA を Arrow Lake デスクトップと第2世代 Core Ultraの Arrow Lake モバイルに分割、AVX-VNNI-INT16 などがラップトップCPUには搭載されない?!
Intel が発行した 50th Future ISA Guide によると、Arrow Lake ISA (命令セット アーキテクチャ) はデスクトップ プラットフォームとラップトップ プラットフォームで異なるようです。
Image Source: Intel
ISA ガイドは基本的に、Intel の CPU ファミリに存在する、または CPU ファミリに追加される命令セットのリストです。Intel は、Arrow Lake デスクトップ CPU が、LBR イベント ログとともに、AVX-VNNI-INT16、SHA512、SM3、SM4 などの一連の命令をサポートすることを明らかにしました。現在、これらの命令セットは、モビリティの側面をターゲットとする Arrow Lake-H CPU では機能しません。Intel はこの決定の背景について説明していませんが、言及された命令の使いやすさと関係があるのかもしれません。両方のファミリの核となる構造については後で説明します。
これらの個々の命令が何であるかと言えば、AVX-VNNI-INT16 は「ベクトル ニューラル ネットワーク命令」の一種であり、基本的にディープ ラーニングや AI タスクを伴うタスクを大幅に高速化することを目的としています。Arrow Lake-H モバイル チップでこれを除外すると、genAI ワークロードでのパフォーマンスが Arrow Lake-S パーツと比較して大幅に低下しますが、主流のアプリケーションでは大きな影響はありません。 AIはそれを心配する必要はありません。
According to the 50th Future ISA Guide, this time #ArrowLakeH C065x mobile has different ISA than the #ArrowLakeS C066x desktop#AVX_VNNI_INT16, #SHA512, #SM3, #SM4 https://t.co/5nUqDcnoDl pic.twitter.com/Yf1dvLBNOY
— InstLatX64 (@InstLatX64) October 30, 2023
同様に、SHA512、SM3、および SM4 暗号ベースの命令は、アルゴリズムを高速化し、オンボードのセキュリティを強化することを目的としています。これらのアルゴリズムのハードウェア サポートにより、プロセッサはソフトウェア ベースの実装よりもはるかに高速にハッシュ計算と暗号化/復号化操作を実行できます。CMPCCXADD、AVX-IFMA、AVX-NE-CONVERT、RDMSRLIST、LASS、UIRET など、すべての Arrow Lake チップに含まれる命令もいくつかあります。
可能性としては、Intel の Arrow Lake-S CPU は、P コアに Lion Cove、E コアに Skymont を含む 2 コア アーキテクチャのみを使用することを意図しており、Arrow Lake-H とモバイル チップは、Lion を使用した 3 コア アーキテクチャを使用することになる可能性があります。 P コアの場合は Cove、E コアの場合は Skymont、I/O タイルに常駐する低電力 E コアの場合は Crestmonth です。Crestmont は最新の ISA をサポートしていないため、Arrow Lake-H チップは最新の ISA を最大限に活用できません。これは、非常によく似た VPU を搭載した Meteor Lake と Arrow Lake チップ、およびメジャー アップデートをもたらす Lunar Lake について言及した以前のレポートと一致しています。
Intel によるそのような命令のサポートは決して最終的なものではなく、同社は特定のラインナップに後で命令を追加する傾向があるため、Arrow Lake モバイル CPU には将来その命令セットが搭載される可能性があります。
Intel Mobility CPU Lineup
| CPU FAMILY | LUNAR LAKE | ARROW LAKE | METEOR LAKE | RAPTOR LAKE | ALDER LAKE |
|---|---|---|---|---|---|
| Process Node (CPU Tile) | Intel 20A? | Intel 20A '5nm EUV" | Intel 4 '7nm EUV' | Intel 7 '10nm ESF' | Intel 7 '10nm ESF' |
| Process Node (GPU Tile) | TSMC 3nm? | TSMC 3nm | TSMC 5nm | Intel 7 '10nm ESF' | Intel 7 '10nm ESF' |
| CPU Architecture | Hybrid | Hybrid (Four-Core) | Hybrid (Triple-Core) | Hybrid (Dual-Core) | Hybrid (Dual-Core) |
| P-Core Architecture | Lion Cove? | Lion Cove | Redwood Cove | Raptor Cove | Golden Cove |
| E-Core Architecture | Skymont? | Skymont | Crestmont | Gracemont | Gracemont |
| LP E-Core Architecture (SOC) | Skymont? | Crestmont? | Crestmont? | N/A | N/A |
| Top Configuration | TBD | TBD | 6+8 (H-Series) | 6+8 (H-Series) 8+16 (HX-Series) | 6+8 (H-Series) 8+8 (HX-Series) |
| Max Cores / Threads | TBD | TBD | 14/20 | 14/20 | 14/20 |
| Planned Lineup | U Series? | H/P/U Series | H/P/U Series | H/P/U Series | H/P/U Series |
| GPU Architecture | Xe2-LPG (Battlemage) | Xe-LPG (Alchemist) | Xe-LPG (Alchemist) | Iris Xe (Gen 12) | Iris Xe (Gen 12) |
| GPU Execution Units | 64 EUs | 192 EUs | 128 EUs (1024 Cores) | 96 EUs (768 Cores) | 96 EUs (768 Cores) |
| Memory Support | TBD | TBD | DDR5-5600 LPDDR5-7400 LPDDR5X - 7400+ | DDR5-5200 LPDDR5-5200 LPDDR5-6400 | DDR5-4800 LPDDR5-5200 LPDDR5X-4267 |
| Memory Capacity (Max) | TBD | TBD | 96 GB | 64 GB | 64 GB |
| Thunderbolt 4 Ports | TBD | TBD | 4 | 4 | 4 |
| WiFi Capability | TBD | TBD | WiFi 6E | WiFi 6E | WiFi 6E |
| TDP | TBD | TBD | 7W-45W | 15-55W | 15-55W |
| Launch | ~2025 | 2H 2024 | 2H 2023 | 1H 2023 | 1H 2022 |
(Source:wccftech)
この記事へのコメントはありません。