WikiChip は、TSMCのプロセスノードのロードマップと、それらが前任者にどのように積み重なるかについて言及しています。
TSMC 7nm（N7P）
- 同じ電力でN7と比較して+ 7％優れたパフォーマンス
- N7と同じパフォーマンスで10％の省電力
TSMC 7nm（N7 +）
- 同じ電力でN7と比較して+ 10％優れたパフォーマンス
- N7と同じパフォーマンスで15％の省電力
TSMC 5nm（N5）
- 同じ電力でN7と比較して+ 15％優れたパフォーマンス
- N7と同じパフォーマンスで30％の省電力
TSMC 5nm（N5P）
- 同じ電力でN7と比較して+ 7％優れたパフォーマンス
- N5と同じパフォーマンスで15％の省電力
ご覧のように、N7からN5への移行は非常に大きなものであり（省電力は完全になくなります）、これはまだ実際の密度の増加を考慮していません。より低いプロセスにシフトすると、規模の経済性が向上するだけでなく、同じスペースにさらに多くのトランジスタを実装できます。とはいえ、このリークはDigiTimesのレポートと矛盾しており、Zen 3エンジニアリングサンプルはN7Pプロセスですでに製造されていると述べています。この場合、短時間でN5に移植することは非常に困難です。しかし、N7 +への移植は簡単です。これはEUVに基づくノードであり、はるかに高いクロックレートと省電力を提供します。
そして、本サイトのUsman Pirzadaは、このような短い期間に複数のリークが直接互いに矛盾することはめったになく、両方のソースが過去に信頼できることが証明されていることもあり現時点で判断がつかないとしています。
関連記事
-
-
-
-
-
-
-
-
-
-
-
-
