EUが128、256、512の3つの部分が言及されました（これらはバス幅としても使用できますが、以前のGPUではこの数を使用してバス幅ではなくEU数を参照していました）。96 EUのDG1が約2〜3 TFLOPにあることを考えると、128 EUチップは約4〜5 TFLOPになり、256 EUは約5〜10 TFLOPを提供し、512 EUは約10〜15 TFLOPのFP32計算出力を提供します。ハイエンドGPUで非常によく拡張できます。
最新の記事では、Xe-HP GPUがどのように見えるかについての詳細情報を入手しました。 IntelのGPU設計は少なくとも視覚的にはNVIDIAに近いようです。単一のタイル内にいくつかのEUが詰め込まれ、NVIDIAがGPC（グラフィックス処理クラスター）内でいくつかのSMユニットを配置する方法に似ています。各タイトルは512のEUで構成され、各EUには8つのコアがあります。この場合も、IntelXe-HPとXe-LPのマイクロアーキテクチャーの設計は大きく異なります。512 EUはシングルタイルGPUであり、Intelは最大4タイルのGPUを提供することを計画していると述べられていますが、それがコンシューマースペースでまったく意味があるかどうかはわかりませんが、ワークステーションセグメントで機能するかどうかはわかりません。
以下は、IntelのさまざまなMCMベースのXe HP GPUの実際のEU数と、推定コア数およびTFLOPです。
4タイルのGPUは非常に印象的であり、それがRaja Koduriが最近のツイートで「すべてのGPUの父」と述べた理由かもしれません。
It’s all Xe HP – the team here in @intel Bangalore celebrated crossing a significant milestone on a journey to what would easily be the largest silicon designed in india and amongst the largest anywhere. The team calls it “the baap of all” 😀 @IntelIndia pic.twitter.com/scBrFFmhtl
— Raja Koduri (@Rajaontheedge) December 5, 2019
IntelのXe-HP GPUには、ダイサイズが異なる複数の製品がある場合があります。Xe-HPCアーキテクチャーに基づくIntelのPonte Vecchio GPUは実際にはMCM設計を利用し、高密度のHBMパッケージで囲まれた複数のGPUクラスターを備えているため、これも注目に値します。
Intelは最新の7nmプロセスノードでXe HPCクラスGPUを製造します。これは、Intelが以前に話した7nmの主要製品でもあります。Intelは、ForverosやEMIB相互接続などの新しく強化されたパッケージングテクノロジーを最大限に活用して、次のエクサスケールGPUを開発します。プロセスの最適化に関して言えば、Intelが10 nm以上の7 nmプロセスノードに対して発表したいくつかの主要な改善点は次のとおりです。
Xe-HPCマイクロアーキテクチャーに基づくPonte Vecchio GPUは、数千のEUにスケーリングされるため、Xe-LPまたはXe-HPのバリエーションが低層タイル構成で使用され、Ponte Vecchio内で機能する可能性が非常に高いMCMパッケージ。これらすべてが、現在AMDとNVIDIA GPUで構成されているエンスージアストおよびワークステーションのGPUスペースに3番目の参入者をもたらします。
IntelのXe-HP EnthusiastおよびWorkstationグラフィックスカードは、今年後半に発表される予定のAMDのRDNA2 / CDNA2およびNVIDIAのAmpere GPUに対抗するようです。Intelは、最初にTiger Lake CPUを搭載したXe-LP搭載製品を発表し、次にコンシューマーおよびワークステーション市場向けのディスクリートグラフィックスカード製品に移行し、最後に2021年までにエクサスケールレースに参加します。
