この点を説明するために、私は次の計算を自由に行いました。22mmx22mmのダイに相当する484mm²のダイ（例：Vega 64）を使用します。このモノリシックダイを4x11mm x 11mmに分割すると、同じ正味表面積（484mm²）が得られ、歩留まりも向上します。概算によれば、300mmウェーハは、114個のモノリシックダイ（22×22）または491個の小さなダイ（11×11）を製造できるはずです。1つのモノリシックパーツに等しい4つの小さなダイが必要なため、最終的に122484mm²のMCMダイになります。これは、その場で7.6％の歩留まり向上です。チップが大きいほど、歩留まりの向上はさらに大きくなります。リソグラフィー技術の上限（妥当な収量）は約815mm²です。1枚の300mmウェーハで、これらのうち約64個（28.55×28.55）または285個の小さいダイ（14.27×14.27）を取得できます。これにより、合計71個のMCMベースのダイが得られ、歩留まりが約11％向上します。これは非常に大まかな概算であり、パッケージの歩留まり、長方形のダイ、その他の形状ベースのウェーハの最適化などのいくつかの要因を考慮していませんが、基本的な考え方は適切です。逆に、廃棄物の削減によるゲインの増加も考慮されていません。故障した815mm²のモノリシックダイは、単一の203mm²のダイよりもはるかに無駄が多くなります。
いずれにせよ、コードネームとプロセスを除いて、NVIDIAのLovelaceアーキテクチャについてはあまり知られていません。この投稿には未確認の声明がいくつか含まれているため、噂になっていますが、Kopiteはまだ間違っていないことを指摘しておきます。
