Ada Lovelace, as depicted in popular TV show, Dr Who.
(Source:wccftech)
ほぼすべてのAmpere仕様を単独で担当しているリーカー（Videocardz経由の@ kopite7kimi ）によると、NVIDIAは数学者AdaLovelaceに基づく次世代GPUアーキテクチャに取り組んでいます。以前取り上げられていた、MCMベースのHopperアーキテクチャは、影も形も存在していないようです。この代わりにLovelaceアーキテクチャが使用される可能性があり、今のところMCMベースのHopperアーキテクチャ遅れているようです。
NVIDIAは、次世代に5nmに基づくLovelaceアーキテクチャ採用へ、Hopper MCM GPU遅延?!
多くの点で、Ada Lovelaceは世界初のコンピューター愛好家と考えることができます。彼女は、Charles Babbageによって提案された分析エンジンが純粋な計算を超えたアプリケーションを持っていることに気づいた最初の人のようであり、そのようなマシンによって運ばれることを意図した最初のアルゴリズム（最初のコンピュータープログラマーになる）と思われるものも公開しました。
NVIDIAは、著名な物理学、数学者、科学者に基づいてアーキテクチャを構築していることで知られており、Ada Lovelaceも例外ではありません。Videocardzは、実際にNVIDIAの商品ストアで主要なヒントを見つけることができました。これは、Lovelaceアーキテクチャが同社の次世代GPUであるというこの噂を裏付けているようです。GTCの2018年の基調講演で紹介されたヒーローを見ると、Ada Lovelaceだけでなく、NVIDIAの将来のすべてのアーキテクチャコードネームが潜在的に何であるかがわかります。Jensenは、GTC’18基調講演で、将来のロードマップ全体（コードネームに関する限り）をこっそりと残した可能性があります。
現在、Lovelaceのアーキテクチャが5nmプロセスに基づいていることを示唆していると思われる複数の噂があります。NVIDIAはSamsungの工場に移行したため、5nmがTSMCプロセスを指すのかSamsungのプロセスを指すのかは不明です。ただし、韓国からの最近のレポートでは、NVIDIAからの6nmの注文も確認されていることに注目する必要があります。つまり、Lovelaceの前にNVIDIAから別の世代が存在するか、6nmプロセスが更新ラインナップ用であったことを意味します。
Turing 12nm > Ampere 8nm > Lovelace? 5nm
RDNA 7nm > RDNA 2 7nm > RDNA 3 5nm + I/O
DG1 10nm > DG2 6nm > DG3 5nm MCM— WildCracks (@wild_cracks) December 21, 2020
Ampere関連のリークの大部分の原因となっているリーカーであるKopiteは、Lovelaceは5nmプロセスに基づくと述べています。さらに、彼はまた、HopperとNVIDIAのMCMベースのGPUが今のところ遅れていると述べました。パフォーマンスの限界を真に押し上げるにはMCM GPUが必要であるため、これは技術愛好家にとって大きな悩みの種です。モノリシック設計を維持している場合、歩留まりは依然として大きな問題になります。
I’m afraid the Next-Gen GPU (Hopper) based on MCM was delayed. Is Jensen going to draw a new roadmap instead? It looks very probable.
— kopite7kimi (@kopite7kimi) December 10, 2020
この点を説明するために、私は次の計算を自由に行いました。22mmx22mmのダイに相当する484mm²のダイ（例：Vega 64）を使用します。このモノリシックダイを4x11mm x 11mmに分割すると、同じ正味表面積（484mm²）が得られ、歩留まりも向上します。概算によれば、300mmウェーハは、114個のモノリシックダイ（22×22）または491個の小さなダイ（11×11）を製造できるはずです。1つのモノリシックパーツに等しい4つの小さなダイが必要なため、最終的に122484mm²のMCMダイになります。これは、その場で7.6％の歩留まり向上です。チップが大きいほど、歩留まりの向上はさらに大きくなります。リソグラフィー技術の上限（妥当な収量）は約815mm²です。1枚の300mmウェーハで、これらのうち約64個（28.55×28.55）または285個の小さいダイ（14.27×14.27）を取得できます。これにより、合計71個のMCMベースのダイが得られ、歩留まりが約11％向上します。これは非常に大まかな概算であり、パッケージの歩留まり、長方形のダイ、その他の形状ベースのウェーハの最適化などのいくつかの要因を考慮していませんが、基本的な考え方は適切です。逆に、廃棄物の削減によるゲインの増加も考慮されていません。故障した815mm²のモノリシックダイは、単一の203mm²のダイよりもはるかに無駄が多くなります。
いずれにせよ、コードネームとプロセスを除いて、NVIDIAのLovelaceアーキテクチャについてはあまり知られていません。この投稿には未確認の声明がいくつか含まれているため、噂になっていますが、Kopiteはまだ間違っていないことを指摘しておきます。
