(Source:wccftech)
Intelの第12世代のAlder LakeデスクトップCPUに関する情報が、プラットフォームの新機能や、新しいプロセッサーラインナップから期待できる多くの構成を確認するさまざまな情報がリークされています。
Intelの第12世代Alder LakeデスクトップCPUプラットフォームとSKUの詳細がリーク、CPU、プラットフォームの位置付けなど、機能の膨大なリスト
2021年の後半に正式に発売された Alder Lake CPUは、10nmプロセスノードをベースとする最初のデスクトップファミリとなります。10 nmへのジャンプは、Broadwellから2015年までさかのぼる14 nm時代の終わりを示します。Coelacanth-dreamによって（Videocardzを介して）デバイスIDのリストがコアブート内でリークされ、いくつかのAlder Lake CPU構成と、これらのCPU、プラットフォーム、統合グラフィックス製品の配置もあります。Corebootリークに加えて、Videocardzは、2021年までにIntelデスクトッププラットフォームでのDDR5メモリサポートするAlder Lakeの情報も受け取りました。
Intel第12世代Alder Lake CPU構成
Alder Lake CPUは、10 nmプロセスノードを特徴とする最初のデスクトッププロセッサファミリになるだけでなく、新しい設計方法論も備えています。これまでに私たちが知っていることから、Intelは異なるIPに基づくCPUコアの組み合わせを含めることを計画しています。Alder Lake CPUには、標準の高性能「Cove」コアと、小型で効率的な「Atom」コアが付属します。このbig.SMALLの設計方法論は、しばらくの間スマートフォンに組み込まれていますが、高性能セグメントで動作するのはAlder Lakeが初めてです。IntelがAlder Lake CPUに使用する予定の「Cove」または「Atom」アーキテクチャのどの世代の詳細もありませんが、それらのロードマップは2021年までにGolden CoveおよびGracementアーキテクチャが利用可能になることを示しています。これらのコアは、最初にデスクトップCPUプラットフォームで動作します。ただし、IntelがAlder Lakeの既存のアーキテクチャを使用する場合は、Willow CoveコアとTracemontコアを使用することになります。
それでは、SKUについて話しましょう。Corebootリークは、少なくとも18個のCPU SKUをリストアップします。5つの8コアプロセッサ、7つの6コアプロセッサ、2つの4コアプロセッサ、2つの4コアプロセッサがあります。プライマリコア番号は、より大きな「Cove」コアで構成されていますが、各製品には、より小さなAtomコア用の可変コア数があります。小さなAtomコアを含まないすべてのコア構成には、少なくとも1つの製品があります。すべてのSKUのAtomコアは、ビッグコアと同じ数まで一致しますが、6、4、および2コア製品は、小さいコア数が大きいコア数を超えるという例外があります。これは主に、ワークステーションをターゲットとするAlder Lake-Pセグメントの下でブランド化されているためです。
Age Lake CPU SKU
- {PCI_DEVICE_ID_INTEL_ADL_S_ID_1、 “Alderlake-S（8 + 8 + 1）”}、
- {PCI_DEVICE_ID_INTEL_ADL_S_ID_2、 “Alderlake-S（8 + 6 + 1）”}、
- {PCI_DEVICE_ID_INTEL_ADL_S_ID_3、 “Alderlake-S” 、
- {PCI_DEVICE_ID_INTEL_ADL_S_ID_4、 “Alderlake-S（8 + 2 + 1）”}、
- {PCI_DEVICE_ID_INTEL_ADL_S_ID_5、 “Alderlake-S（8 + 0 + 1）”}、
- {PCI_DEVICE_ID_INTEL_ADL_S_ID_6、 “6 }、
- {PCI_DEVICE_ID_INTEL_ADL_S_ID_7、「Alderlake-S（6 + 6 + 1）」}、
- {PCI_DEVICE_ID_INTEL_ADL_S_ID_8、「Alderlake-S（6 + 4 + 1）」}、
- {PCI_DEVICE_ID_INTEL_ADL_S_ID_9-S6 + A1 ”}、
- {PCI_DEVICE_ID_INTEL_ADL_S_ID_10、“ Alderlake-S（6 + 0 + 1）”}、
- {PCI_DEVICE_ID_INTEL_ADL_S_ID_11、“ Alderlake-S（4 + 0 + 1）”}、
- {PCI_DEVICE_ID_INTEL_ADL_S_ID_12、 “Alderlake-S（2 + 0 + 1）”}、
- {PCI_DEVICE_ID_INTEL_ADL_P_ID_1、 “Alderlake-P（2 + 8 + 2）”}、
- {PCI_DEVICE_ID_INTEL_ADL_P_ID_2、 “Alderlake-P（2+）} 、
- {PCI_DEVICE_ID_INTEL_ADL_P_ID_3、 “Alderlake-P（6 + 8 + 2）”}、
- {PCI_DEVICE_ID_INTEL_ADL_P_ID_4、 “Alderlake-P（6 + 4 + 2）”}、
- {PCI_DEVICE_ID_INTEL_ADL_P_ID_5 + A “5” A ” }、
- {PCI_DEVICE_ID_INTEL_ADL_P_ID_6、“ Alderlake-P（2 + 4 + 2）”}、
- {PCI_DEVICE_ID_INTEL_ADL_P_ID_7、“ Alderlake-P（2 + 8 + 2）”}、
- {PCI_DEVICE_ID_INTEL_ADL_P_ID_8- “Alder ”}、
- {PCI_DEVICE_ID_INTEL_ADL_P_ID_9、“ Alderlake-P（2 + 0 + 2）”}、
Intel Alder Lake 12th Gen big.SMALL CPU Configs
| CPU | Big Cores 'Cove' Architecture | Small Cores 'Atom' Architecture | GPU Tier |
|---|---|---|---|
| 8+8+1 | 8 | 8 | GT1 |
| 8+6+1 | 8 | 6 | GT1 |
| 8+4+1 | 8 | 4 | GT1 |
| 8+2+1 | 8 | 2 | GT1 |
| 8+0+1 | 8 | 0 | GT1 |
| 6+8+2 | 6 | 8 | GT2 |
| 6+8+2 | 6 | 8 | GT2 |
| 6+6+2 | 6 | 6 | GT2 |
| 6+4+2 | 6 | 4 | GT2 |
| 6+2+2 | 6 | 2 | GT2 |
| 6+0+2 | 6 | 0 | GT2 |
| 4+8+2 | 4 | 8 | GT2 |
| 4+0+1 | 4 | 0 | GT1 |
| 2+8+2 | 2 | 8 | GT2 |
| 2+4+2 | 2 | 4 | GT2 |
| 2+0+2 | 2 | 0 | GT2 |
| 2+0+1 | 2 | 0 | GT1 |
これは、テストされ、適格であるかどうかを確認するためにテストされている以前のテスト構成のケースであるか、非常にプレミアムなSKUである可能性があります。また、Alder Lake CPUのマルチスレッドアーキテクチャがコンシューマーアプリケーションでどのように処理されるかを確認する必要もあります。大きなコアとAtomアーキテクチャは同様のソフトウェアスタックを共有するため、アプリケーションはAlder Lake CPUのbig.SMALL設計に合わせるのにそれほど苦労しません。各ファミリは、今年発売されるTiger LakeおよびRocket Lake CPUに搭載されているものよりもXeグラフィックアーキテクチャの拡張バージョンを利用するGT1またはGT2グラフィックスの組み合わせも提供します。
最後に、Videocardzによる最新の投稿は、プラットフォーム用のDDR5メモリを指摘しています。これは、以前にも聞いたことがあるものです。Intel Alder Lake CPUは、既存のLGA 1200に取って代わる、LGA 1700と呼ばれる完全に新しいソケットに導入されます。LGA1200ソケットは、CPUの2世代（Comet Lake＆Rocket Lake）だけです。LGA 1700ソケットは、Alder LakeとMeteor Lakeを含む少なくとも2世代のCPUをサポートします。
Intel Desktop CPU Generations Comparison
| Intel CPU Family | Processor Process | Processors Cores (Max) | TDPs | Platform Chipset | Platform | Memory Support | PCIe Support | Launch |
|---|---|---|---|---|---|---|---|---|
| Sandy Bridge | 32nm | 4/8 | 35-95W | 6-Series | LGA 1155 | DDR3 | PCIe Gen 2.0 | 2011 |
| Ivy Bridge | 22nm | 4/8 | 35-77W | 7-Series | LGA 1155 | DDR3 | PCIe Gen 3.0 | 2012 |
| Haswell | 22nm | 4/8 | 35-84W | 8-Series | LGA 1150 | DDR3 | PCIe Gen 3.0 | 2013-2014 |
| Broadwell | 14nm | 4/8 | 65-65W | 9-Series | LGA 1150 | DDR3 | PCIe Gen 3.0 | 2015 |
| Skylake | 14nm | 4/8 | 35-91W | 100-Series | LGA 1151 | DDR4/DDR3L | PCIe Gen 3.0 | 2015 |
| Kaby Lake | 14nm | 4/8 | 35-91W | 200-Series | LGA 1151 | DDR4/DDR3L | PCIe Gen 3.0 | 2017 |
| Coffee Lake | 14nm | 6/12 | 35-95W | 300-Series | LGA 1151 | DDR4 | PCIe Gen 3.0 | 2017 |
| Coffee Lake | 14nm | 8/16 | 35-95W | 300-Series | LGA 1151 | DDR4 | PCIe Gen 3.0 | 2018 |
| Comet Lake | 14nm | 10/20 | 35-125W | 400-Series | LGA 1200 | DDR4 | PCIe Gen 3.0 | 2020 |
| Rocket Lake | 14nm | 8/16? | TBA | 400/500-Series? | LGA 1200 | DDR4 | PCIe Gen 4.0 | 2020 |
| Alder Lake | 10nm? | 16/32? | TBA | TBA | LGA 1700 | DDR5 | PCIe Gen 4.0? | 2021 |
| Meteor Lake | 7nm? | TBA | TBA | TBA | TBA | DDR5 | PCIe Gen 4.0? | 2022? |
AMDがZen 4に関して私たちに転送した情報に基づいて、IntelがAMDと比較してデスクトッププラットフォームにDDR5メモリを最初に導入したようです。Intelはまた、2016年にSkylakeファミリを搭載したデスクトッププラットフォームにDDR4メモリを最初に導入しました。
Patent: Instruction subset implementation for low power operation – AMD
Basically, AMD BIG.little.
This patent still in the adjustment process.
More Details: https://t.co/7pPd3NSXj2 pic.twitter.com/pN5OiHi4BS
— Underfox (@Underfox3) August 8, 2020
Intelはまた、デスクトッププロセッサ向けのbig.SMALL設計の最初のものになりますが、最新の特許申請によると、AMDもまた、バンドワゴンに飛び込むことを検討している可能性があります。
次世代のAlder Lake CPUファミリについて
Alder Lake-S CPUの以前の詳細により、次世代デスクトップファミリは2021年後半または2022年初頭に発売されることが明らかになりました。AlderLake CPUは、ハイブリッドアーキテクチャ設計を特徴とするIntelの最初の10 nmデスクトップパーツになる可能性があります。
IntelのAlder Lake-Sは、10 nm +プロセスノード（Tiger Lake CPUの製造に使用されたのと同じノード）の進化である10nm ++プロセスノードを利用して、Intelから今まで見たものとはまったく異なります。Alder Lake-Sの第12世代コアのラインナップは、以前に報告したように大小のコアの混在をサポートする新しい設計手法を特徴としています。Alder Lake-S CPUの3つの構成がリークされました。
- Alder Lake-S（8 + 8 + 1）125W構成
- Alder Lake-S（8 + 8 + 1）80W構成
- Alder Lake-S（6 + 0 + 1）80W構成
ご覧のとおり、CPUは最大8つの高性能コアと8つの効率最適化コアを備えたさまざまな構成を備えています。125Wのロック解除された製品と80W TDPのロックされた製品があります。いくつかのモビリティSOCが同様のコア階層を備えているのを見たので、チップ設計方法論は新しいものではありませんが、高性能デスクトップCPUラインナップで同様の結果を見るのは間違いなく興味深いものです。
