(Source:wccftech)
Intelは、5月にプロセスロードマップを発表し、2023年までの目標計画をアピールしましたが、2029年までのプロセスロードマップパスを示す詳細な製造ロードマップがAnandtech によって明らかにされました。
10年間のIntel製造ロードマップ2021年に7nm、2023年に5nm、2025年に3nm、2027年に2nm、2029年に1.4nm、ブランドの新機能とバックポーティング
このスライドは、9月にIntel自身が最初に発表したと述べたIntelのパートナーの1つによって、IEEE International Electron Devices Meetingで発表されたと情報がありました。Intelはすでに7nmプロセスプランの詳細を提供してくれましたが、このスライドはそれよりもさらに進んでいます。これは今後の10年間のロードマップです。今後数年間でIntelが提供するものを見てみましょう。
Intel’s Process and Manufacturing Roadmap for the next 10 years shows 10nm, 7nm, 5nm, 3nm, 2nm, and 1.4nm. (Image Credits: Anandtech)
今後10年間で10nm〜1.4nm
プロセスロードマップから始めて、Intelは各メジャーノードの更新について2年間の歩調を追っています。2019年に10nm（10nm +）のソフトローンチがあり、2021年に7nm、2023年に5nm、2025年に3nm、2027年に2nm、2029年に1.4nmが続きます。ここで興味深いのは、この2年間毎のリズムが明記されていることです。Intel自身による最適なコストパフォーマンスパスを考慮し、Intelはこの予定に従うことを優先しますが、既存のノードでパフォーマンスを活用し、スケーラビリティを高めることができる+ / ++ノードの年次ケイデンスもあります。各プロセスの最適化されたノードについて説明する前に、各主要ノードの更新が提供する主要な機能に注目する必要があります。Intelは、7nmの最大の特徴は、EUV（極端紫外線リソグラフィー）技術を使用して作られていることだと言っています。同様に、他のすべての主要ノードには新しい機能が搭載されますが、Intelは期待できる新しい機能を明確にしていません。Intelが10nm ++製品を導入すると同時に、次世代の7nmプロセスノードの生産と発売も計画されています。10nmおよび7nmノードは、2019年の投資家会議でIntelによって既に詳細に説明されています。
Intel 10nm, 10nm+ and 10nm++
10nmファミリから始めて、Intelは、10nmプロセスノードがワットあたりのパフォーマンスを大幅に向上できることを明らかにしました。14nm ++と比較して、10nmの最初の反復は効率の良い飛躍であることが示されており、Intelは2019年に10nm +、2020年に10nm ++、2021年に10nm +++で前進する10nmの強化された製品を提供する予定です。
- 以下を提供します：
2.7x密度スケーリングと14nm
自己整合クワッドパターニング
アクティブゲート上の接触
コバルト相互接続（M0、M1）
第一世代Foveros 3Dスタッキング
第2世代EMIB
Intel 7nm、7nm +および7nm ++
Intelが10nm +++製品を導入すると同時に、次世代の7nmプロセスノードの生産と発売も計画されています。Intelは、2022年に7nm +、2023年に7nm ++で7nmプロセスノードの最適化を引き続き提供します。10nmと同様に、7nmは10nmを超える優れた拡張機能のリストを提供します。
- 2x密度スケーリングと10nm
計画的なノード内最適化
設計ルールの4倍の削減
EUV
次世代FoverosおよびEMIBパッケージ
10nmは、2019年に既に10nm +になっているため、+++最適化を行う唯一のプロセスであることに注意してください。2029年の1.4nmは非常に有望に見えます。2013年の計画では、2015年までに10nmを取得し～ 2017年となっていましたが、至っておりません。しかし最近、IntelのCEOであるボブ・スワンは、彼の会社はすべて、TSMCの最初の7nm製品で2021年第4四半期までにTSMCの5nmに取り組み、2番目にTSMCの3nmノードと同等の5nmに達すると述べています。
各テールエンド最適化ノードへのバックポーティング
このスライドでは、14nmおよび10nmノードを取り巻くすべての混乱を考慮して、ここ数か月で議論する興味深いトピックの1つであるバックポーティングについても説明しています。各主要ノードには、少なくとも2つの最適化が含まれていることが示されています。10nm +は10nm ++および10nm +++、7nmは7nm +（2022）および7nm ++（2023）、5nmは5nm +（2024）および5nm ++（2025）を取得し、3nmは3nm +（2026）および3nm ++（2027）を取得し、2nmも取得します2nm +（2028）および2nm ++（2029）。1.4nmの最適化されたパスは言及されていませんが、このスライドも10年のロードマップのみを対象としているため、1.4nmの最適化されたノードパスも予想できません。
したがって、各主要ノードの後には、来年に最適化された「+」ノードが続き、その後にさらにテールエンドに最適化された「++」ノードが続きます。興味深いのは、「++」または10nmの場合は+++ノードが次のメジャーノードと一緒に起動することです。最適化されたノードには、以前の2つの更新からの頻度やスケーラビリティなど、新しいノードよりも多くの利点があります。そのため、Intelは各ノード生成で複数のパスを選択できるため、興味深い選択を行うことができます。このロードマップの時間軸を考えると、Intelはすでに10nmと7nmの次のものを決定しているかもしれません。
A picture a wafer from Intel’s foundry that was fabricated on the 14nm process.
Intelはまた、古いものの最適化されたノードでのバックポーティングについても語っています。7nm製品は10nm +++に、5nm製品は7nm ++に、3nm製品は3nm ++に、2nm製品は3nm ++にそれぞれ移植できます。1.4nmノードについて言及されているバックポーティングはありません。Intelが10nm ++製品（Tiger Lake）を14nm +++（Rocket Lake）にバックポーティングすることに関する最近の噂と話があります。実質的な証拠は見つかっていますが、この製品は2021年の発売を目指しているため、Intelからこの問題について公式の言葉はありません。しかし、このロードマップがバックポーティングについて述べていることを考えると、モビリティプラットフォームで10nm ++ノードを利用するWillow Coveコアのバックポートを備えたRocket Lake CPUを実際に見ることができます。
