Intel 新キャッシュ設計の6Core CPU

(Source:wccftech)

未リリースのIntel CPUがSiSoftware Sandraデータベースに表示されました。この6Coreプロセッサーのキャッシュ設計は完全に新しいアーキテクチャの設計でした。Intelの14nm CPUに関してバックポートが行われているといううわさで、これがCoreセグメントまたはXeonセグメントのいずれかの次世代パーツになる可能性があります。

Intelの未リリースの6コアCPUは新しいキャッシュ設計を搭載したパーツ

したがって、この6コアパーツの詳細について説明すると、プロセッサーは6コア/12スレッドを備えています。このCPU事態、以前リリースしており特別なものではありません。Core i7 8700KやいくつかのXeonは、6コア/12スレッドでした。9th GenであるCoffee Lake Refreshファミリにはマルチスレッドの6コアパーツはありませんが、今後の10th Gen Comet Lake-Sパーツでは再度登場します。

本題はここからです。未リリースのIntel 6 Core CPUがSiSoftwareデータベースに表示され、既存のCPUと比較してまったく新しいキャッシュ構造が採用されています。(画像クレジット:Momomo_US

クロック速度に関しては、チップのクロック速度は3 GHz、IMCは2.2 GHzです。このプロセッサーには名前が付いていないため、これはエンジニアリングまたは初期のサンプルと思われます。テストされたプラットフォームが、Supermicroのデュアルソケット設計であると思われることです。このプラットフォームは、SuperMicro X12DAi-N SMC X12でした。このマザーボードの詳細はありませんが、2つのチップが搭載されていることが明確に述べられています。また、SiSoftwareデータベースはこれらのプロセッサーをCoreシリーズセグメント(Core i3 / Core i5 / Core i7)の一部として検出するため、このリークを少し複雑にしていますが、2Sプラットフォームのサポートを特徴とするXeon CPUと考えられます。

これは、このCPUの性質が原因である可能性(エンジニアリングサンプル)があり、サポートされていないため、ソフトウェアはチップを適切に検出することに対して混乱しています。次に重要な詳細は、プロセッサーが9 MBのL3キャッシュと、驚くことに、この6コアプロセッサで7.5 MBのL2キャッシュに切り上げられるコアあたり1.25 MBのL2キャッシュを備えていることです。Intel 9th Genパーツはコアあたり256KBのL2キャッシュを備え、Core-Xシリーズはコアあたり1MBのL2キャッシュを備え、10nm Ice Lake CPUはコアあたり512KBのL2キャッシュを備えています。CPUがそのL2キャッシュと一致する唯一のアーキテクチャは、初期のGeekbenリークで発見されたのと同じ1.25 MBのL2キャッシュを備えた今後のTiger Lakeラインアップです。Tiger Lake CPUは来年10nm ++プロセスノードでの発売が予定されており、既存の第9世代CPUで2 MB、Core-X CPUで1.375 MBと比較して3 MBのアップグレードされたL3キャッシュも備えています。しかし、L3キャッシュがTiger Lakeアーキテクチャと一致しません。コアあたり3 MBはリストされた6コアパーツで18 MBのL3キャッシュを意味するのに対し、9 MBのL3キャッシュを備えており、コアあたり1.5 MBのL3キャッシュ既存の14nmパーツよりも低いのです。現在、いくつかのリークで噂されているように、この6コアチップは、14 nm(Tiger LakeからRocket Lake)にバックポートされる10nmコアアーキテクチャのバックポートの最初のサンプルの可能性があります。バックポートとは、10nm ++テクノロジーを14nm +++にシフトすることを意味するため、このリークにあるように、L3キャッシュのデザインが小さくなるなど、いくつかの変更が見られる場合があります。さもなければ、来年プラットフォームにヒットするはずのIce Lake-Eファミリの未リリースXeon CPUである可能性があります。6Coreプロセッサーとは何か、また新しいチップアーキテクチャを使用するか、キャッシュの変更を修正してXeonの一部になるのか今後の情報が気になります。