(Source:wccftech)
IntelがSkylakeマイクロアーキテクチャを発表したとき、IntelはHEDTラインナップ内でCPUのキャッシュ構造のバランスを取り直しました。Geekbenchによると、同様のキャッシュリバランスが、今後登場する10nm Tiger LakeモバイルCPUにもたらされる可能性があるということです。
IntelのTiger Lake CPUキャッシュ構造の最適化によりHEDTのような10nmキャッシュリバランス化へ
IntelがHEDT Skylake-X CPUのリリース前に行われた同様のアクションに従うと仮定すると、IntelはTiger Lakeへのトレンドを継続する可能性があります。Skylake-Xの場合、Intelは低遅延のL2キャッシュを増やすためにL3キャッシュの量を減らしましたが、Tiger Lake-Yでは、Intelは各L1、L2、およびL3キャッシュの改善をもたらす可能性があります。以前は、モバイルCPUとデスクトップCPUは同じキャッシュ構造を共有していましたが、キャッシュの再設計により、IntelはモバイルCPUの効率を向上させることができました。Geekbench レポートを見ると、問題のシステムはTiger Lake-Y CPUを実行しており、4つのコアと8つのスレッドを備えています。このチップは、コアごとに1,280KB（1.25MB）の大きなL2キャッシュを備えた大幅に変更されたキャッシュを備えており、合計で5,120KB（5MB）のL2キャッシュを追加できます。この量のL2キャッシュは、その前身よりも400％向上しています。L2キャッシュの大幅な増加に加えて、IntelのサンプルCPUは、合計12MBでL3キャッシュサイズが50％向上しています。
L1キャッシュについては、IntelはL1命令キャッシュのサイズを48KBに改善しましたが、L1データキャッシュは32KBのままです。テストされたサンプルCPUは、既存のSkylake-X CPUで必要なトレードオフを克服するようです。L2キャッシュを増やしてもL3キャッシュが減るという犠牲はありません。そのため、全体的にパフォーマンスが向上します。Tiger Lakeから期待されるその他の改善点には、AMDのX570およびTRX40プラットフォームで現在利用可能な機能であるPCIe 4.0、および最大96 EUのIntel Xe iGPUの導入が含まれます。
可用性とプロセス
Tiger Lake CPUファミリは、2020年から2021年までに市場に出ると予想されますが、10nmプロセスにはまだ本格的な生産の前に行く方法があるので、これを一粒で取ります。Tiger Lakeは、Intelの第1世代の10nm Ice Lakeの後継機となる予定であり、Intelが構築した第3世代の10nmバリアント（10nm ++）として、IntelのProcess-Architecture-Optimizationモデル内の最適化ステップとして具体化されます。
